

Inhaltsverzeichnis

1. Bussysteme	1
1.1 Einführung	1
1.2 Grundlagen zu Bussystemen	2
1.2.1 Definitionen und Klassifizierung	2
1.2.2 Bustopologien.....	6
1.2.3 Koppeleinheiten	7
1.3 Konzepte für Bussysteme.....	9
1.3.1 Abschätzung des Bandbreitenbedarfs.....	9
1.3.2 Busankopplung.....	10
1.3.3 Synchronisations- und Übertragungsverfahren	11
1.3.4 Adressierung der Buskomponenten.....	13
1.3.5 Buszuteilung.....	16
1.4 Zukünftige Entwicklung der Bussysteme.....	20
1.5 PCI-Bus.....	24
1.5.1 Grundlagen.....	24
1.5.2 Topologie	25
1.5.3 Bussignale	31
1.5.4 Synchronisations- und Übertragungsverfahren	31
1.5.5 Adressierung der Busteilnehmer	36
1.5.6 Zugriff zum Konfigurationsbereich.....	37
1.5.7 Konfigurationsbereich.....	39
1.5.8 Busanforderung und -Zuteilung	43
1.5.9 Weitere PCI-Bus-Signale	45
1.5.10 Erweiterungen des PCI-Busses.....	45
1.6 SCSI-Bus.....	51
1.6.1 Grundlagen.....	51
1.6.2 Topologie	52
1.6.3 Synchronisations- und Übertragungsverfahren	53
1.6.4 Adressierung der Busteilnehmer	55
1.6.5 Busanforderung und -Zuteilung	56
1.6.6 Ablauf einer Befehlsausführung.....	56
1.6.7 Aufbau der SCSI-Nachrichten und Statusinformation	60
1.6.8 Aufbau der SCSI-Befehle.....	64
1.6.9 Ultra160-SCSI und Ultra320-SCSI	66

1.7	USB	72
1.7.1	Grundlagen	72
1.7.2	Topologie	73
1.7.3	Synchronisations- und Übertragungsverfahren	74
1.7.4	Adressierung der Busteilnehmer	75
1.7.5	Busanforderung und -Zuteilung	76
1.7.6	Kommunikation im USB	77
1.7.7	Struktur der USB-Software	83
1.7.8	Hochgeschwindigkeits-USB	87
1.8	IEEE-1394-Bus (FireWire)	92
1.8.1	Grundlagen	92
1.8.2	Topologie	92
1.8.3	Synchronisations- und Übertragungsverfahren	94
1.8.4	Adressierung der Buskomponenten	95
1.8.5	Busanforderung und -Zuteilung	95
1.8.6	Kommunikation im FireWire	96
1.8.7	Struktur der FireWire-Software	101
1.9	Controller Area Network – CAN	103
1.9.1	Eigenschaften des CAN-Busses	104
1.9.2	Protokollsichten	106
1.9.3	Buszuteilung	107
1.9.4	Botschaftenformate	109
1.9.5	Sicherheit im CAN	113
1.9.6	CAN-Buscontroller	117
1.9.7	Hierarchische Controller-Bussysteme	123
2.	Aufbau und Organisation des Arbeitsspeichers	127
2.1	Grundlagen	127
2.1.1	Wichtige Begriffe	127
2.1.2	Klassifizierung von Halbleiterspeichern	130
2.1.3	Elementare Grundlagen über Halbleiterbauelemente	133
2.2	Prinzipieller Aufbau eines Speicherbausteins	137
2.3	Festwertspeicher	142
2.3.1	Irreversibel programmierte ROMs	142
2.3.2	Reversibel programmierbare Festwertspeicher	147
2.4	Schreib-/Lese-Speicher	159
2.4.1	Statische RAM-Speicher	159
2.4.2	Dynamische RAM-Speicher	169
2.5	Weiterentwicklungen der DRAM-Bausteine	178
2.5.1	Entwicklung der Speicherkapazität	178
2.5.2	Bankadressierung	179
2.5.3	(Fast) Page Mode DRAMs	179
2.5.4	Hyper-Page Mode DRAMs	182
2.5.5	Burst Hyper-Page Mode DRAMs	183
2.5.6	Synchrones DRAM	184

2.5.7	DRAMs mit Zweiflanken-Übertragung.....	186
2.5.8	Der Rambus und die Direct RDRAMs.....	188
2.6	Aufbau und Funktion von DRAM-Controllern.....	193
2.6.1	Auffrischlogik	193
2.6.2	Steuerlogik	197
2.6.3	ECC-Logik	199
2.6.4	Programmierung des DRAM-Controllers	200
2.7	Organisation des Arbeitsspeichers	201
2.7.1	Speicherbelegungsplan.....	202
2.7.2	Adreßauswahl.....	203
2.7.3	Modularer Speicheraufbau	205
2.7.4	Aufbau eines Speichermoduls	207
3.	Systemsteuer- und Schnittstellenbausteine	211
3.1	Grundlagen.....	211
3.1.1	Klassifizierung	211
3.1.2	Speicherbezogene und isolierte Adressierung.....	214
3.1.3	Anschluß der Schnittstellenbausteine an den µP	215
3.1.4	Aufbau der Systembausteine	216
3.1.5	Ein-/Ausgabe-Verfahren	219
3.1.6	Synchronisation der Datenübertragung	220
3.2	Interrupt-Controller	222
3.2.1	Einleitung	222
3.2.2	Prinzipieller Aufbau eines Interrupt-Controllers	223
3.2.3	Das Programmiermodell eines Interrupt-Controllers	225
3.2.4	Einsatz mehrerer Interrupt-Controller	229
3.2.5	Interruptsteuerung im PC	232
3.3	Direkter Speicherzugriff.....	236
3.3.1	Einleitung	236
3.3.2	Prinzip der DMA-Übertragung.....	238
3.3.3	Der Aufbau eines DMA-Controllers	240
3.3.4	Verschiedene DMA-Übertragungsarten	244
3.3.5	Unterschiedliche Datenbreite in Requester und Target	247
3.3.6	Die Register des Steuerwerks.....	248
3.3.7	Verkettung von DMA-Übertragungen	250
3.3.8	Kaskadierung von DMA-Controllern.....	251
3.3.9	DMA-Übertragungen über den PCI-Bus	252
3.3.10	PEC-Kanäle	253
3.4	Zeitgeber-/Zähler-Bausteine.....	257
3.4.1	Prinzipieller Aufbau eines Zeitgeber-/Zähler-Bausteins	258
3.4.2	Die verschiedenen Zählmodi	260
3.4.3	Programmiermodell.....	260
3.4.4	Timer-Funktionen.....	262
3.4.5	Zeitprozessoren	274
3.4.6	Fallstudie: Echtzeit-Uhren-Baustein HD146818.....	277

3.5	Bausteine für parallele Schnittstellen	279
3.5.1	Prinzipieller Aufbau	280
3.5.2	Aufbau der Ausführungseinheit	281
3.5.3	Fallstudie: PPI-Baustein 8255 von Intel	284
3.5.4	Anwendungsbeispiel: Centronics-Schnittstelle	290
3.5.5	Kommunikationsports	295
3.5.6	Alternative Nutzung von Parallelports	297
3.6	Asynchrone serielle Schnittstellen	298
3.6.1	Grundlagen	298
3.6.2	Synchronisationsverfahren	299
3.6.3	V.24-Schnittstelle	302
3.6.4	Aufbau eines Bausteins für asynchrone Schnittstellen	306
3.6.5	Das Programmiermodell des ACIA-Bausteins	309
3.7	Synchrone, serielle Schnittstellen	315
3.7.1	Zeichenorientierte Übertragung	315
3.7.2	Bitorientierte Übertragung	319
3.7.3	Exkurs: Beispiele zu synchronen, seriellen Schnittstellen	325
3.8	Bausteine zur A/D- und D/A-Wandlung	341
3.8.1	Digital/Analog-Wandlung	341
3.8.2	Analog/Digital-Wandlung	343
3.9	Super-I/O-Bausteine	348
4.	Mikrocontroller	349
4.1	Einleitung	349
4.2	Mikrocontroller-Eigenschaften und Einsatzgebiete	352
4.3	Typischer Aufbau eines Mikrocontrollers	354
4.3.1	Beschreibung der Komponenten	354
4.3.2	Steuerung der Leistungsaufnahme	361
4.3.3	Spezialbefehle bei Mikrocontrollern	362
4.3.4	Exkurs: JTAG-Test-Port	365
4.3.5	Exkurs: Fehlersuche in Maschinenprogrammen	372
4.4	Produktbeispiele	378
4.4.1	8-bit-Controller	378
4.4.2	16-bit-Controller: Siemens/Infineon C167CR	383
4.4.3	32-bit-Controller	384
4.5	Mischformen aus Mikrocontrollern und DSPs	390
4.5.1	DSP als Motorcontroller	391
4.5.2	Hochleistungs-DSC	393
4.5.3	Kombinierte Mikrocontroller-DSP-Bausteine	396
4.6	Eine komplexe Mikrocontroller-DSP-Anwendung	399
	Literaturverzeichnis	405
	Index	411