

Inhaltsverzeichnis

1 Einleitung	1
2 Leistungsaufnahme in CMOS-Schaltungen	5
2.1 <i>Ursachen des Energieverbrauchs</i>	5
2.1.1 Statische Verlustleistung	6
2.1.2 Dynamische Verlustleistung.....	8
2.2 <i>Metriken zur Bewertung der Energieeffizienz</i>	10
2.2.1 Fester Durchsatz	10
2.2.2 Fester Durchsatz skaliert	11
2.2.3 Maximaler Durchsatz	14
2.2.4 Kurzzeitiger hoher Durchsatz.....	16
2.3 <i>Abschätzung der Leistungsaufnahme</i>	18
2.3.1 Bottom-Up Methoden.....	18
2.3.2 Top-Down Methoden	24
2.3.3 Methoden für Mikroprozessoren	26
2.4 <i>Zusammenfassung</i>	29
3 Verbindungsstrukturen	31
3.1 <i>Verwandte Arbeiten</i>	31
3.2 <i>Aufbau der Modelle</i>	33
3.2.1 Annahmen.....	34
3.2.2 Bezug zur Technologie.....	35
3.2.3 Adreßdekoder	36
3.3 <i>Modelle der Verbindungsstrukturen</i>	38
3.3.1 Bus.....	38
3.3.2 Crossbar-Switch.....	40
3.3.3 Multiplexer	43
3.4 <i>Ergebnisse</i>	45
3.4.1 Simulation.....	46
3.4.2 Leistungsaufnahme	48
3.4.3 Einfluß der Schaltwahrscheinlichkeiten	50
3.4.4 Flächenbedarf	52
3.5 <i>Zusammenfassung</i>	53

4 Konfigurierbare Arithmetikeinheiten	55
4.1 <i>Simulations- und Meßumgebung</i>	56
4.1.1 Testdatensätze.....	57
4.1.2 Testumgebung	60
4.1.3 Bewertung der Ergebnisse	63
4.2 <i>Addierer</i>	67
4.2.1 Carry-Ripple-Addierer.....	67
4.2.2 Carry-Lookahead-Addierer	72
4.3 <i>Shifter</i>	86
4.4 <i>Multiplizierer</i>	96
4.4.1 Aufbau der Multiplizierer	96
4.4.2 Ergebnisse.....	104
4.5 <i>Zusammenfassung</i>	126
5 S-Core	129
5.1 <i>Eigenschaften der S-Core Architektur</i>	129
5.2 <i>Implementierung der S-Core Architektur</i>	130
5.2.1 Pipeline	131
5.2.2 Dekoder	133
5.2.3 ALU	134
5.2.4 Registerbänke	136
5.2.5 Adreßberechnung.....	140
5.2.6 Ausnahmebehandlung	142
5.3 <i>Systemeinbindung des S-Cores</i>	143
5.3.1 Prozessorbus	143
5.3.2 Speicherkontroller	145
5.3.3 Systemumgebung.....	146
5.4 <i>Analyse des Prozessors</i>	147
5.5 <i>Zusammenfassung</i>	150
6 Ressourceneffizienz von Prozessoren und Hardwareblöcken	151
6.1 <i>Verwendete Lasten</i>	151
6.2 <i>Hardwareerweiterungen des S-Cores</i>	155
6.2.1 Basisversion des S-Cores.....	155
6.2.2 Basisversion des S-Cores mit Gated-Clocks	160
6.2.3 S-Core mit Hardwaremultiplizierer	166
6.2.4 S-Core mit zusätzlicher MAC-Funktion.....	172

6.2.5 S-Core mit konfigurierbarer ALU	179
6.3 Anwendungsspezifische Prozessoren.....	187
6.4 Spezialisierte Hardware	195
6.5 Zusammenfassung.....	206
7 Zusammenfassung.....	209
Anhang A Opcodes in der Basisversion des S-Cores	213
Anhang B Abbildungsverzeichnis	216
Anhang C Tabellenverzeichnis	221
Anhang D Abkürzungsverzeichnis.....	223
Anhang E Literaturverzeichnis	224