Inhaltsverzeichnis

G	eleitwo	rt	VI I
Zi	ısamm	enfassung	IX
In	haltsve	erzeichnis	XI
Αl	bbildur	ngsverzeichnis	XIII
Ta	abellen	verzeichnis	XVII
Li	ste der	Symbole	XIX
Li	ste der	SI-Einheiten	XXI
Li	ste der	Abkürzungen	XXIII
1	Ein	leitung und Motivation	1
	1.1 A	lufgabenstellung	11
	1.2 G	iliederung	12
2	Gru	ndlagen	15
	2.1	harakterisierung von Fehlerursachen	19
	2.2 E	iffektabbildung physikalischer Fehler	28
	2.2.1		29
	2.2.2		
	2.2.3	Das Fehlermodell auf Komponentenebene	34
	2.3 M	Nehrfädige Programmausführung	43
	2.4 II	ndustriell gefertigte mehrfädige Prozessoren	50
	2.4.1	I Alpha 21464 (Araña)	51
	2.4.2		
	2.4.3		
	2.4.4	Intel Itanium 2 (Montecito)	

3	Simula	ations- und Synthesemethodik	57
	3.1 Fehl	erinjektion	59
	3.2 Synt	hese für unterschiedliche Entwurfsstile	62
	3.2.1	FPGA-Entwurf mit Xilinx ISE 6.3	
	3.2.2	Standardzell-Entwurf mit Alliance 5.0	
4	Dynan	nische Fehlerentdeckung und -behebung	71
	4.1 Fehl	ererkennung in Hardware	73
	4.1.1	Temporärer Speicher für redundantes Multithreading	80
	4.1.2	Der temporäre Sprungzielspeicher	
	4.1.3	Der temporäre Datenspeicher	101
	4.1.4	Thread-Prüfsummenkalkül	
	4.1.5	Mikrocode mit eingebetteten Zeitvorgaben (Mikrocode Ti	ming)143
	4.2 Dyn	amische Mechanismen	164
	4.2.1	Dynamischer Befehlshole-Algorithmus	164
	4.2.2	History Voting	188
	4.3 Fehl	erbehebung in Hardware	203
	4.3.1	Verwandte Arbeiten	204
	4.3.2	Fehlerbehebung architekturell nicht fixierter Zustände	207
	4.3.3	Fehlerbehebung architekturell fixierter Zustände	210
5	Überb	lick und Fazit	223
A	nhang A: S	SPECint2006-Parameter	231
A	nhang B: I	Felddaten (SGI Altix 4700)	235
A	nhang C: S	standardzellen-Makefile	242
Li	iteraturve	rzeichnis	245
Ir	ndex		262