

Inhaltsverzeichnis

1.	Einleitung	1
2.	Das Testsystem	2
2.1	Aufgaben des Testsystems	3
2.2	Die Realisation des Testsystems	8
2.2.1	Die Funktion eines Bit-Slice-Prozessors dargestellt am Beispiel des Testsystems	9
2.2.2	Das Hardwaremodell des Testsystems	12
2.3	Die Zuverlässigkeit des Testsystems	16
3.	Überwachungskonzepte für programmgesteuerte Systeme	21
3.1	On-Line und Off-Line Testmethoden im Vergleich	21
3.2	Existierende Watchdog-Konzepte	26
3.2.1	Der Watchdog-Timer	27
3.2.2	Konzepte mit Buserweiterung	32
3.2.2.1	Ein Konzept ohne fehlerkorrigierende Codes	32
3.2.2.2	- mit Berger-Codes	34
3.2.2.3	- mit Restklassenkodierung	38
3.2.2.4	- mit einem Paritybit	41
3.2.3	Konzepte, die eine Programmerweiterung erfordern	46
3.2.3.1	Die Überwachung der Adreßabfolgen	46
3.2.3.2	On-Line Program-Flow Checking (1)	48
3.2.3.3	On-Line Program-Flow Checking (2)	53
3.2.4	Sonstige Konzepte	56
3.2.4.1	Der Control State Checker	56
3.2.4.2	Die Überprüfung der Speicherzugriffsrechte	59
3.2.4.3	Die Überprüfung errechneter Daten	60
3.2.4.4	Die Erhöhung der Zuverlässigkeit durch Redundanz	61
3.3	Tabellarischer Überblick über die vorgestellten Konzepte	63

4.	Der Entwurf der Watchdog-Schaltung	65
4.1	Forderungen an die Watchdog-Schaltung	65
4.2	Das Grundkonzept	68
4.3	Zu überwachende Signale	74
4.4	Der Registertest	80
4.5	Der Speicher für die Sollsignaturen	83
4.6	Die Kompression der Signale	87
4.6.1	Die zeitliche Kompression	88
4.6.2	Die räumliche Kompression	97
4.7	Der Vergleicher	106
4.8	Die Steuerung der Signaturvergleiche	110
5.	Die Realisierung der Watchdog-Schaltung	115
5.1	Das Timing und die Steuerung	115
5.2	Das Simulationsmodell	122
5.3	Das Hardwaremodell	127
6.	Beurteilung der Watchdog-Schaltung	129
7.	Zusammenfassung und Ausblick	134
8.	Literaturverzeichnis	136