

Inhaltsverzeichnis

1	Einleitung	1
1.1	Motivation	1
1.2	Ziel der Arbeit	3
1.3	Aufbau der Arbeit	5
2	Synthese und Test hochintegrierter Steuerwerke	6
2.1	Steuerwerksentwurf	6
2.1.1	Allgemeines	6
2.1.2	Beschreibungsformen	9
2.1.3	Zustandscodierung	14
2.1.4	Logiksynthese	16
2.2	Testmethoden	22
2.2.1	Einführung	22
2.2.2	Struktureller deterministischer Test	23
2.2.3	Pseudoerschöpfender Test	24
2.2.4	Test mit Zufallsmustern	25
2.3	Entwurfsmaßnahmen zur Verbesserung der Testbarkeit	26
2.3.1	Einführung	26
2.3.2	Schaltwerke mit Prüfexperimenten	27
2.3.3	Schaltungen mit Prüfpfad	30
2.3.4	Schaltungen mit Selbsttestregistern	35
2.3.5	Wahl der Teststrategie	42
2.4	Stand der Technik	43
2.4.1	Steuerwerke ohne Prüfpfad	43
2.4.2	Steuerwerke mit Prüfpfad	44
2.4.3	Selbsttestbare Steuerwerke	45
2.4.4	Zusammenfassung	45
3	Testfreundliche Steuerwerksstrukturen	47
3.1	Grundprinzipien testfreundlicher Steuerwerke	47
3.2	Integration von Selbsttestregistern	53
3.3	Integration von Prüfpfaden	56

4	Zustandscodierung für testfreundliche Steuerwerke	58
4.1	Anforderungen an die Zustandscodierung	58
4.2	Optimale Zustandscodierung	60
4.3	Übersicht über konventionelle Codierungsverfahren	64
4.3.1	Einführung	64
4.3.2	Symbolische Minimierung und Codierbedingungen	71
4.3.3	Zuweisung von Codewörtern	74
4.4	Codierungsverfahren für testfreundliche Strukturen	79
4.4.1	Kostenfunktionen für die Zustandscodierung	80
4.4.2	Quadratische Zuordnungsprobleme	86
4.4.3	Algorithmen zur Lösung des Zuordnungsproblems	87
4.4.4	Untersuchungen zur Qualität der Lösung	92
5	Steuerwerke mit integrierten Selbsttestregistern	98
5.1	Einbeziehung von Testmustergeneratoren in die Synthese	98
5.1.1	Nutzung der Generatoreigenschaft	98
5.1.2	Synthese optimierter selbsttestbarer Steuerwerke	100
5.1.3	Linear rückgekoppelte Schieberegister als Testmustergeneratoren	103
5.1.4	Analyse der Ergebnisse	105
5.2	Einbeziehung von Signaturregistern in die Synthese	108
5.2.1	Integrale Signaturanalyse	108
5.2.2	Verringerung der Fehlermaskierungswahrscheinlichkeit	111
5.2.3	Synthese von Steuerwerken mit integraler Signaturanalyse	114
5.2.4	Codierung der Zustände bei integraler Signaturanalyse	117
5.2.5	Analyse der Ergebnisse	126
5.3	Synthese von Steuerwerken mit parallelem Selbsttest	129
5.3.1	Beschreibung des Übergangsverhaltens endlicher Automaten durch Markov-Ketten	129
5.3.2	Nutzung von Signaturen als Testmuster	131
5.3.3	Fallbeispiel: „Boundary Scan“-Steuerwerk	136
5.3.4	Paralleler Selbsttest mit Pseudozufallsmustern	140
5.4	Bewertung der vorgestellten Verfahren	146
6	Steuerwerke mit integriertem Prüfpfad	148
6.1	Einbeziehung von Prüfpfaden in die Synthese	148
6.1.1	Nutzbarkeit von Prüfpfaden während des Systembetriebs	148
6.1.2	Zustandsfolgen bei Ringzählern und Johnson-Zählern	150
6.1.3	Synthese optimierter extern testbarer Steuerwerke	153
6.1.4	Implementierungsalternativen	155
6.1.5	Analyse der Ergebnisse	156
6.2	Schaltwerke mit „emuliertem Prüfpfad“	160
6.2.1	Emulation von Prüfpfaden	160
6.2.2	Synthese von Schaltwerken mit emuliertem Prüfpfad	163

6.2.3	Test von Schaltwerken mit emuliertem Prüfpfad	170
6.2.4	Erweiterungen für partielle „Prüfpfade“	173
6.2.5	Analyse der Ergebnisse	174
7	Zusammenfassung und Ausblick	177
7.1	Erzielte Ergebnisse	177
7.2	Weiterführende Arbeiten	178
Anhang	180
A.1	Einfluß der Zustandscodierung auf die Steuerwerksgröße	180
A.2	Implementierungen testfreundlicher „Boundary Scan“- Steuerwerke	182
A.2.1	Konventioneller Selbsttest	182
A.2.2	Paralleler Selbsttest	184
A.2.3	Konventioneller Prüfpfad	185
A.2.4	Nutzung des Prüfpfades im Systembetrieb	187
A.2.5	Emulierter Prüfpfad	188
A.3	Abschätzung der Fläche von PLA-Steuerwerken	190
Verwendete Formelzeichen, Indizes und Abkürzungen	192
Literaturverzeichnis	195