

# Inhalt

<b>Competing Technologies drive Telecommunication</b> <i>K. U. Stein, Siemens AG, München</i> ..... <i>(Manuskript lag bei Druckbeginn nicht vor)</i>	<b>11</b>
<b>Trends in Development of Highly Integrated Chipsets for GSM and DCS-1800 Handheld Devices</b> <i>P. Baumgartner, Philips Semiconductors, Zürich</i> .....	<b>13</b>
<b>Hetero-Integration auf Silizium</b> <b>– Konzepte, Technologien, Anwendungen</b> <i>E. Kasper, Daimler-Benz AG, Ulm</i> ..... <i>(Manuskript lag bei Druckbeginn nicht vor)</i>	<b>33</b>
<b>Design und Technologie eines Breitband-Koppelementes für 680 MBIT/S</b> <i>R. Knorr, W. Bachhuber, B. Mbouombouo, TU München</i> .....	<b>35</b>
<b>Eine Familie integrierter Schaltkreise für Übertragungsgeräte der synchronen digitalen Hierarchie (SDH)</b> <i>R. Himmler, F.-Ch. Tischer, ANT Nachrichtentechnik GmbH, Backnang</i> .....	<b>43</b>
<b>Anwendung von komplementären UHF-Bipolartechnologien für die Realisierung von breitbandigen aktiven Filtern</b> <i>R. B. Steck, A. Kosika, TH Darmstadt</i> <i>K. Lehmann, Burr-Brown Design-Center, Beedenkirchen</i> .....	<b>49</b>
<b>Kontaktlose RF-Identifikationssysteme</b> <b>– Funktionsweise, Schaltungstechnik und Realisierung des RF-Interfaces</b> <i>K. Klosa, Eurosil electronic GmbH, Eching b. München</i> .....	<b>55</b>
<b>Silizium-Technologie für Höchstfrequenz Doppler-Sensoren</b> <i>J.-F. Luy, J. Büchler, K. M. Strohm, Daimler-Benz Forschung, Ulm</i> .....	<b>67</b>
<b>Elektrooptische Systemintegration auf Silizium</b> <i>U. Hilleringmann, S. Adams, E. Braß, C. Heite, K. Schumacher,</i> <i>K. Goser, Universität Dortmund</i> .....	<b>71</b>
<b>Niederdruckgasphasenabscheidung von dielektrischen Tantalpentoxid-Schichten</b> <i>N. Rausch, E. P. Burte, Fraunhofer-Institut, Erlangen</i> .....	<b>77</b>
<b>Hochqualitative Zweischichtoxide hergestellt in einem einzigen Prozeßsystem</b> <i>A. Bauer, W. Aderhold, E. P. Burte, Fraunhofer-Institut, Erlangen</i> .....	<b>85</b>

<b>Silicon to Silicon Direct Bonding (SDB)</b> – Charakterisierung der gebondeten Grenzschicht und Herstellung von Leistungsdioden <i>R. Wiget, E. P. Burte, Fraunhofer-Institut, Erlangen</i> <i>J. Gyulai, Technische Universität Budapest</i> .....	91
<b>Schnelle thermische Oxidation von Silizium in N<sub>2</sub>O-Atmosphäre</b> <i>P. Lange, E. Hartmannsgruber, F. Naumann,</i> <i>W. Windbracke, Fraunhofer-Institut, Berlin</i> .....	97
<b>New Reactor Design for Clusterline MO(PE)CVD Deposition Systems</b> <i>R. Arendt, B. Bontschew, K. U. Willuhn, H.-J. Frenck,</i> <i>Plasmos Prozeßtechnik, München</i> .....	103
<b>Ein neues Trockenlacksystem auf der Basis von Polysiloxanschichten für die UV-Lithographie</b> <i>A. Klumpp, H. Sigmund, Fraunhofer-Institut, München</i> .....	113
<b>Top-Down Design mit VHDL: Ein Erfahrungsbericht</b> <i>K. ten Hagen, H. Meyr, RWTH Aachen</i> .....	121
<b>Kopplung eines VHDL Simulators an einem Simulator für Signalverarbeitung- und Kommunikationssysteme</b> <i>P. Zepfer, RWTH Aachen</i> .....	127
<b>CASSY – Mehrebenensimulation für signalverarbeitende Systeme</b> <i>E. Meyer zu Bexten, Fraunhofer-Institut, Duisburg</i> <i>P. Schwarz, Fraunhofer-Institut, Dresden</i> <i>C. Moraga, Universität Dortmund</i> .....	133
<b>HADES: Ein System zur Design Space Exploration</b> <i>A. Jantsch, TU Wien</i> .....	139
<b>Der IMS ScanDebugger – Emulator und Debugger für Mikrocontroller</b> <i>K. Sievert, K.-T. Neumann, A. Both, R. Lerch,</i> <i>Y. Manoli, FhG IMS1, Duisburg</i> .....	145
<b>CVE – formale Verifikation beim ASIC-Design</b> <i>D. Werth, Siemens AG, Erlangen</i> .....	153
<b>Digital System Synthesis</b> <i>R. Camposano, GMD und Universität Paderborn, Sankt Augustin</i> .....	161
<b>Verbindung von Entwurfswerkzeugen zum effektiven Systementwurf</b> <i>H. Haberla, J. Kosch, F. Rößler, J. Sturm, R. Syba, K.-H. Wüstefeld,</i> <i>Thesys Gesellschaft für Mikroelektronik mbH, Erfurt</i> .....	169

<b>Xputer: ASIC or Standard Circuit?</b> <i>A. Ast, J. Becker, R. Hartenstein, H. Reinig, K. Schmidt, M. Weber, Universität Kaiserslautern</i> .....	177
<b>Eine neuartige Architektur für applikationsspezifische Mikrocontroller</b> <i>K.-T. Neumann, A. Both, R. Lerch, Y. Manoll, Fraunhofer-Institut, Duisburg</i> .....	205
<b>Ein On-Chip-Kommunikationsprozessor für die parallele Signalverarbeitung</b> <i>W. Eßer, K. Frommhagen, A. Göbel, R. Hermann, R. Stenske, N. Ziep, G. Zimmer, Fraunhofer-Institut, Dresden B. Hosticka, Fraunhofer-Institut, Duisburg</i> .....	213
<b>Mikroprozessorgesteuertes Telefonchip</b> <i>H. Gutsch, TEMIC-Telefunken microelectronic GmbH, Heilbronn</i> .....	219
<b>24 Bit CMOS Gleitkomma Vektorarithmetik Chip</b> <i>D. Timmermann, B. Rix, B. J. Hosticka, Fraunhofer-Institut, Duisburg, H. Hahn, Consulting Services, Kierspe-Bollwerk</i> .....	227
<b>Integrierte CMOS-Bausteine zur Implementierung des CAN-Protokolls bei hohen und mittleren Datenübertragungsraten</b> <i>M. Strugala, B. W. Kalkhof, M. Chapmann, Robert Bosch GmbH, Reutlingen</i> .....	233
<b>Parallele Implementierung eines Nächste-Nachbar-Klassifikators auf FPGA-Bausteinen</b> <i>W. Poehmüller, M. Glesner, TH Darmstadt</i> .....	241
<b>Verfahrenssimulation in der Halbleiterfertigung</b> <i>Chr. Werner, R. P. Brinkmann, A. Kersch, Chr. Hopfmann, Siemens AG, München</i> .....	247
<b>Design von Polysiliziumemitter-Transistoren und deren Integration in einen vollsilizierten 0,8µm-CMOS-Prozeß</b> <i>J. Nagel, ITT Intermetall, Freiburg</i> .....	253
<b>Heterobipolartransistoren – Simulation und experimentelle Ergebnisse</b> <i>R. Stenzel, Hochschule für Technik und Wirtschaft, Dresden H. Leier, Daimler-Benz AG, Ulm</i> .....	259
<b>Monolithischer Phasenabschnitt-Dimmer in 500-V-SIMOX-Technologie</b> <i>E. Hemming, H.-L. Fiedler, B. Mütterlein, F.-P. Vogt, H. Vogt, Fraunhofer-Institut, Duisburg R. Rosch, D. Goldyn, R. Zapp, Busch-Jaeger Elektro GmbH, Lüdenscheid</i> .....	265

<b>Zweidimensionale Prozeß- und Devicesimulation: Leistungsfähige Methoden der adaptiven Gitterverfeinerung und Techniken zur Manipulation von Ortsdiskretisierungen</b> <i>U. Todt, E. Stephan, A. Erlebach, A. Hürnich, Fraunhofer-Institut, Dresden</i> .....	<b>271</b>
<b>Zuverlässigkeitsuntersuchungen an MOS-Strukturen auf Wafer-Ebene</b> <i>A. Dreizner, G. Posdziech, Fraunhofer-Institut, Dresden</i> .....	<b>277</b>
<b>Ein graphengestütztes Entwicklungssystem für den funktionellen Entwurf asynchroner Kommunikationsschaltungen</b> <i>U. Baake, S. Huss, TH Darmstadt</i> .....	<b>283</b>
<b>Ergänzungen zum systematischen Entwurf systolischer Arrays</b> <i>T. Thiessenhusen, TU Dresden</i> .....	<b>289</b>
<b>Entwurf arithmetischer Datenpfadkomponenten für VLSI-Systeme mit hoher Durchsatzrate</b> <i>H.-J. Brand, D. Müller, TU Chemnitz-Zwickau</i> .....	<b>295</b>
<b>Realisierung eines Fuzzy-Akzelerators mit FPGA-Schaltkreisen</b> <i>J. Schmidt, D. Müller, E. Fügert, H.-J. Brand, TU Chemnitz-Zwickau</i> .....	<b>303</b>
<b>Einsatz von „Rapid Prototyping“ bei der Realisierung eines ASICs zur dynamischen Volumenstrommessung in hydraulischen Systemen</b> <i>H.-J. Herpel, M. Glesner, K.-J. Kurr, B. Stoffel, TH Darmstadt</i> .....	<b>309</b>
<b>Rapid Prototyping für digitale Signalverarbeitung</b> <i>Prof. Dr.-Ing. K. Kroschel, Dipl.-Ing. K. Lange, Universität Karlsruhe</i> .....	<b>317</b>
<b>Intelligente Sensoren und Aktuatoren</b> <i>H. Moormann, Texas Instruments Deutschland GmbH, Freising</i> .....	<b>323</b>
<i>(Manuskript lag bei Druckbeginn nicht vor)</i>	
<b>Aufbau- und Verbindungstechnik bei Integrierten Schaltungen – Qualitäts- und Zuverlässigkeitsaspekte aus der Sicht des Anwenders</b> <i>W. Vits, M. Weber, Robert Bosch GmbH, Reutlingen</i> .....	<b>325</b>
<b>Mikrosystemtechnik – eine Herausforderung für die Aufbau- und Verbindungstechnik</b> <i>E. Meusel, TU Dresden</i> .....	<b>337</b>
<b>Schaltungsstrukturen für die Realisierung Integrierter HDTV-Teilbandfilter</b>	

<b>M. Winzker, K. Grüger, P. Pirsch, Universität Hannover.....</b>	<b>345</b>
<b>VLSI-Architekturen der DCT für HDTV</b>	
<b>S. Wolter, M. Riege, R. Laur, Universität Bremen .....</b>	<b>351</b>
<b>VLSI Text-to-Speech Schaltkreis für ein Vorlesegerät</b>	
<i>W.-J. Fischer, U. Gäbler, D. Hirschfeld, W. Owe, O. Erler,</i>	
<i>D. Buchweitz, H.-J. Holland, S. Netz,</i>	
<i>G. Zimmer, Fraunhofer-Institut, Dresden</i>	
<i>B. Hosticka, Fraunhofer-Institut, Duisburg</i>	
<i>U. Kordon, TU Dresden.....</i>	<b>357</b>
<b>ASPEC und Layer III: Audiodatenübertragung</b>	
<b>mit 64 kbit/sec in CD-Qualität</b>	
<i>B. Grill, E. Eberlein, J. Herre, Fraunhofer-Institut, Erlangen .....</i>	<b>365</b>
<b>Entwurf von ASICs für die digitale Videosignalverarbeitung</b>	
<i>J. Haase, Philips Kommunikations Industrie AG, Nürnberg .....</i>	<b>373</b>
<b>Ein Ansatz zur VLSI-Implementierung</b>	
<b>eines massiv parallelen Klassifizierungssystems</b>	
<b>für Aufgaben der sichtgestützten Qualitätskontrolle</b>	
<i>A. König, A. Korn, M. Glesner, TH Darmstadt.....</i>	<b>379</b>
<b>Anwendung eines Logic Cell Arrays zur</b>	
<b>schnellen hochauflösenden Frequenzmessung</b>	
<i>W. Baldauf, R. Kirchmeier, TU München.....</i>	<b>385</b>
<b>Galliumarsenid 5 Bit Parallel-AD-Umsetzer</b>	
<b>mit integriertem Track &amp; Hold für 1 GHz Abtastrate</b>	
<i>F. Oehler, G. Rohmer, R. Hagelauer, J. Sauerer,</i>	
<i>D. Seitzer, Fraunhofer-Institut, Erlangen.....</i>	<b>391</b>
<b>Differentielles 1 GSps Abtasthalteglied</b>	
<b>in GaAs-SAGFET-Technologie</b>	
<i>G. Rohmer, J. Sauerer, D. Seitzer, Fraunhofer-Institut, Erlangen</i>	
<i>T. Grave, W. Kellner, Siemens AG, München .....</i>	<b>397</b>
<b>Ein Baustein zur Filterung und Skalierung</b>	
<b>von Videobildern in Desktop Video Systemen</b>	
<i>S. Drude, H. Hackmann, A. Mittelberg,</i>	
<i>Philips Semiconductors, Hamburg .....</i>	<b>403</b>
<b>Ein neuartiger Halbleiterbildaufnehmer</b>	
<b>für Röntgenkameras mit on-chip-A/D-Wandlung</b>	
<i>B. Hense, Daimler Benz AG, Stuttgart</i>	
<i>H. Strack, TH Darmstadt .....</i>	<b>409</b>
<b>Korrekturverfahren bei Laserscanner</b>	
<i>S. Föbel, FhG-IIS, Erlangen.....</i>	<b>413</b>

<b>Systemplanung unter Berücksichtigung der Aufbau- und Verbindungstechnik</b> <i>S. Weiner, K.-P. Dyck, Universität Hannover</i> .....	419
<b>Integration eines Sensor-Aktor-Timerbausteins</b> <i>D. Göttler, H. Hauer, W. McKinley, D. Seitzer, Fraunhofer-Institut, Erlangen</i> .....	425
<b>HF-Lösungen zur mikromechanischen Strukturierung für die Systemintegration</b> <i>S. Adams, J. Müller, U. Hilleringmann, K. Goser, Universität Dortmund</i> .....	431
<b>Integrierter CMOS-kompatibler Photosensor mit On-Chip Signalaufbereitung</b> <i>W. Budde, R. Gottfried-G., N. Haase, A. Kalz, R. Kauert, Fraunhofer-Institut, Dresden W. Brockherde, B. Hosticka, Fraunhofer-Institut, Duisburg</i> .....	437
<b>Monolithisch integrierbares Sensorsystem zur Messung der elektrolytischen Leitfähigkeit</b> <i>N. Kordas, Y. Manoli, W. Mokwa, M. Rospert, Fraunhofer-Institut, Duisburg</i> .....	441
<b>Cache-Controller für High-End-Produkte</b> <i>V. Tiederle, TEMIC-MBB Mikrosysteme GmbH, Kirchheim/Teck</i> .....	447
<b>Halbleiter für die Konsumelektronik von heute und morgen</b> <i>U. Sieben, Intermetall, Freiburg</i> ..... <i>(Manuskript lag bei Druckbeginn nicht vor)</i>	461
<b>Strukturierungsprobleme bei Neuronennetzen</b> <i>M. Peschel, FH Zittau H. M. Voigt, TU Berlin</i> ..... <i>(Manuskript lag bei Druckbeginn nicht vor)</i>	463
<b>Fuzzy-Systeme und ihre mikroelektronische Realisierung</b> <i>D. Schmitt-Landsiedel, H. Eichfeld, Siemens AG, München</i> .....	465
<b>Pyrometrische Interferometrie: Ein neues Werkzeug zur Prozeßkontrolle in schichtabscheidenden Prozessen</b> <i>H. Möller, F. G. Böbel, Fraunhofer-Institut, Erlangen</i> .....	469
<b>Kontaminationsanalytik in der Halbleiterfertigung – Anforderungen, Möglichkeiten und Grenzen –</b> <i>F. Kroninger, N. Streckfuß, G. Zielonka, L. Pfitzner, H. Ryssel (Universität Erlangen), Fraunhofer-Institut, Erlangen</i> .....	475

<b>Teststrukturen zur effizienten produktionsbegleitenden Defektdiagnose und - analyse</b> <i>Christopher Hess, Universität Karlsruhe</i> .....	485
<b>Schnelle Testverfahren zur Charakterisierung von Ausbeute und Zuverlässigkeit hochintegrierter Leitbahnsysteme</b> <i>A. Dreizner, H. Kück, K. Lukat, J. Pahlitzsch, Fraunhofer-Institut, Dresden</i> .....	491
<b>Fertigungstest bei SMD-bestückten mehrlagigen Leiterplatten</b> <i>H. Jach, TU München</i> .....	497
<b>Fehlersimulation mit Optimierter Orthogonaler Transformation</b> <i>M. Riege, S. Wolter, W. Anheier, Universität Bremen</i> .....	503